列印
*請選擇視窗上方功能選單的「檔案」→設定列印格式 / 列印 / 預覽列印。
經濟部標準檢驗局
3D積體電路電磁相容量測與模擬技術研習報告
基本資料
系統識別號: |
C10101960 |
相關專案: |
無 |
計畫名稱: |
經濟部台法計畫--研習「3D積體電路電磁相容量測與模擬技術」# |
報告名稱: |
3D積體電路電磁相容量測與模擬技術研習報告 |
電子全文檔: |
C10101960_38485.pdf
|
附件檔: |
|
報告日期: |
101/09/28 |
報告書頁數: |
72 |
計畫主辦機關資訊
姓名 |
服務機關 |
服務單位 |
職稱 |
官職等 |
林明山 |
經濟部標準檢驗局 |
|
技士 |
其他 |
報告內容摘要
本次獲得經濟部國際合作處補助,赴法國土魯斯國立應用科學學院短期研習,主要在瞭解目前相當熱門的3D IC製作技術於訊號完整性、電源完整性及電磁相容領域可能引發的衝擊,而有機會預作準備。
本次的行程共有8天,課程內容包含了3D IC技術簡介、晶片IBIS模型簡介、微控制器加記憶體及電路板微帶線之電路模型、MOS的I-V曲線、TSV的電路模型、根據IEC 61967-4 1Ω法於實驗室做量測、根據IEC 62132-4 DPI法於實驗室做量測、2D IC 的限制、3D IC 的優勢、3D IC 技術、3D IC 電磁相容的挑戰、3D IC 訊號完整性、3D IC 電源分佈網路及電源完整性、3D IC 的量測方法及3D IC EMC 案例研習等,內容相當充實。
本次行程有下列幾項比較重要的心得:1. 2D IC因為連接線路的延遲、功率損耗、功能產出以及可靠度的問題而限制了未來的發展。2. 3D IC加速訊號的傳遞、消耗更低的功率、能提供更強的功能,可以在未來Tera-Hz等級的運算扮演角色。3. 訊號完整性的問題與TSV的技術有很大的關聯。4. 目前大部分的研究都集中在訊號完整性及電源完整性。5. 3D IC EMC目前仍在起步階段,仍有相當大的研究發展創新空間。藉由本次資料蒐集可以為未來有關3D IC EMC相關國家標準的製定以及檢測方法的建立預作準備。
其他資料
前往地區: |
法國; |
參訪機關: |
土魯斯國立應用科學學院(INSA) |
出國類別: |
其他 |
關鍵詞: |
3D,IC,積體電路,電磁相容,訊號完整性,電源完整性 |
備註: |
|
分類瀏覽