

國立交通大學  
*National Chiao Tung University*

出國報告（出國類別：出國短期研究）

Software and Hardware  
Techniques for Big Data Analysis  
適用於巨量資料分析之軟硬體技術

服務機關：交通大學電子研究所

姓名職稱：朱家慶 研究助理

派赴國家：美國 史丹佛

出國期間：102/09/24~12/18

報告日期：102/12/20

## 摘要

在這個資訊爆發的時代下，每天每日產生出數以萬計的資料量，而這些資料正與我們的生活息息相關，例如我們幾乎天天使用的搜尋引擎、網頁瀏覽、線上交易、社交網路等等...，我們無非是想從這巨量資料中找尋到我們所需要的資訊，所以巨量資料的分析變成為一個很重要的議題。

然而，處理巨量資料有兩個重大的難題，速度與精準度，從使用者角度來看，使用者總是希望可以快速且準確地得到他們要的資訊，但往往一個擁有高精準度的演算法總是伴隨著高運算複雜度，導致處理時間過長，所以如何降低其處理時間並保持高精準度便是我們的主要目標。

所以，本團隊與史丹佛王永雄老師共同合作，協同開發軟硬體平臺，在保有具競爭力的精準度的前提下，去減少其運算複雜度。由王永雄老師團隊開發演算法，本團隊設計硬體架構並整合，而目前開發的排序之硬體實現，是許多演算法的基本運算單元，更是谷歌為了處理巨量資料所開發之映射減量架構的重要處理單元，相較於中央處理器，所開發之硬體可以達到上百倍的加速。

## 目次

一、 目的 .....	4
二、 過程 .....	4
三、 心得及建議 .....	8
心得 .....	8
建議 .....	9
四、 附錄 .....	10

# 本文

## 一、目的

隨著數位化時代的到來、網際網路的興起，資料的產生量與產生速度正劇烈地成長中，根據麥肯錫全球研究中心再 2010 年 5 月發表的一份全球巨量資料研究報告指出，全球資料量光是在 2010 年就增加了 70 億 GB，相當於 4 千座美國國會圖書館典藏資料的總和。而如何對這些巨量資料去作結構化、儲存、管理，和如何從這巨量資料中取得有意義的資訊便成為了一個重要的課題。

而這次與史丹佛大學王永雄老師團隊的合作計畫便是希望可以協同開發一個軟硬體的平台，以因應這個資訊爆發的時代。藉由王老師團隊長期於統計與機器學習演算法的開發經驗，以及交通大學電子工程學系所於積體電路設計方面之長處，設計出軟體硬體協同平台，其中包含了演算法開發與相關硬體的規劃，讓我們可以在巨量資料的領域中，提出更有競爭力的解決方案。

## 二、過程


參訪者於九月底到達史丹佛大學，並於十月一日起進入王老師實驗室開始三個月的研究生活，其研究室位置位於史丹佛大學之克拉克中心 (James H. Clark Center)，研究內容包含適用於巨量資料分析之軟體與硬體協同設計，與相關研究的閱讀及比較，並以硬體描述語言實作部分架構。

前述巨量資料分析的瓶頸包含軟體演算法本身的準確度，以及運算時間過長，而通常是以硬體去加速，因此軟硬體協同設計平臺將會是巨量資料分析中非常重要的一環。在演算法開發方面，王老師的團隊可說是相當領先，有別於前述的傳統機器學習演算法，王老師團隊開發了「貝式循序切割演算法 (Bayesian

Sequential Partition)」用以估測資料之密度分布，藉由循序二元切割的方式，演算法之複雜度大幅降低為線性，並且減少資料的相依性，適合平行處理。利用貝式循序切割演算法取得估測的資料密度後，可再進一步延伸至資料分類、資料分群、資料壓縮等等的應用。

然而，雖然貝式循序切割演算法已將密度估計的複雜度降至線性，但在處理數兆位元組的巨量資料仍虛耗時許久，所以，平行化的硬體加速電路架構便提出來以取代傳統的中央處理器，來減少運算處理時間。

現有硬體公司如甲骨文、國際商業機器、富士通...，提出了更高速之中央處理器，更多層次更大容量的快取空間，更大容量之動態記憶體，更快速的網路及介面設計等等，其中，最廣為人知的是谷歌為了處理巨量資料提出的映射減量架構，將欲執行的工作分散至多臺處理器一併處理，以減少執行時間，其架構如圖一。




圖一

此外，現今也有許多文獻提出機器學習的相關硬體加速電路，但大都是使用支援向量機、K 平均算法、或模糊神經分類器等複雜度非線性的演算法，其設計


之資料吞吐量 (throughput) 也不夠高, 並且未考慮兆位元組至拍位元組等級之資料量, 難以用來處理巨量資料。所以, 我們嘗試設計一加速電路, 排序電路, 用以支援貝式循序切割之運算。除此之外, 排序也是映射減量架構重要的運算單元。

我們排序的做法是將巨量資料切成好幾個小塊, 再利用多個處理單元各自對這些小塊平行地、獨立地作排序, 當所有小塊都各自處理完後再作合併, 其合併法有兩種, 合併基準和取樣基準。其中合併基準的精神與合併排序法一樣的, 將巨量資料利用分治法(Divide and Conquer)分成許多小部分各自處理後, 再將結果合併。而另一種方式是取樣基準, 也是我們目前所採用的方法, 這種方法的效能取決於其取樣法的好壞, 如果取樣方法不好的話會讓大部分的運算負擔落在單一個處理單元上, 造成效能的下降。在現階段我們採取的是常規取樣法, 整個排序的架構如圖二。




圖二

而常規取樣法就是在各個處理單元排序完成後, 取出特定量、特定順序的資料, 再進行一次排序後選出特定數量的樞(pivot), 這個特定數量取決於有幾個處理單元可以平行的作運算。然後根據這些樞交換處理單元間的資料, 使得單一個處理單元只處理某個特定區間的資料, 而各個處理單元處理的資料區間不重複, 交換完資料後, 各個處理單元再各自作排序, 當各個處理單元完成排序的同時也完成整個資料的排序了, 圖三是一個簡單的例子。




圖三

如此便可以利用多個處理單元來加速了。但各個處理單元仍需排序，相對於巨量資料的排序，我們不需設計一個極複雜的排序電路，只需要針對一個小區塊去設計排序電路的硬體架構，圖四和圖五便是我們排序電路的架構，其中圖四是比较排序(bitonic sort)，而為了減少在硬體設計上的複雜度，我們共享比較器以減少複雜度。圖五是合併排序的架構，有別於傳統循序式的方法，利用多個比較器作平行運算，並設計記憶體控制器來控制比較器的輸入及輸出該如何擺放。



圖四



圖五

下面的表格是我們在聯電 90 奈米製程下實作後的合成結果，其中表一是各

個排序演算法在中央處理器排序 8 千位元組所需要的運算時間，表二是硬體實現後的合成結果與運算時間，我們可以發現在排序 8 千位元組的資料量用硬體加速可以達到百倍以上的加速效果。由此可見，利用硬體來加速可以更有效率地處理巨量資料，提供更即時的服務。

CPU Intel Q9550 @2.83 GHz				
演算法	快速排序	合併排序	插入排序	氣泡排序
時間 (毫秒)	10	15	90	390

表一

硬體實現		
演算法	比併排序	合併排序
時間 (微秒)	2	30
面積 (微米平方)	2391458.6	547932.8

表二

### 三、心得及建議

#### 心得

王永雄老師現任教於史丹佛大學統計學系，本身橫跨多個領域，對於計算機工程、統計學、生物計算皆有涉獵，同時兼任美國科學院院士及中研院院士，曾獲得統計學界最高榮譽考普斯會長獎。

雖然我本身的研究領域是數位電路積體設計，與王老師團隊的研究領域不全然一樣，但王老師對於不熟悉領域的熱誠與積極學習的態度讓我印象深刻，

也因為這樣，雖然王老師團隊的研究領域與我們不盡相同，但在其帶領下，我們之間的討論也不曾出現隔閡。這也讓我再一次地深刻體會自我學習的重要性，它不僅重要，也是做研究的動力來源。

在經過這三個月的短期研究，雖然時間不長但確實讓我受益良多。從王永雄老師對研究的積極及熱誠，到王老師面對問題的思考方法與處理方式，的確確讓我學習到許多面對研究、面對問題應有的態度。另外，與王老師實驗室成員的討論，也開拓了我的眼界，了解到許許多多以前從未看過的研究題目，並可以從中吸取到一些不一樣的知識，也看到了國外大學的研究人員面對研究的態度、認真度、思考方式等等。此外，這邊的學生普遍不怕挑戰創新，也不怕失敗，積極嘗試新的研究主題，往往做完一個有前瞻性的研究主題便出去開公司了，當然其研究成果的完整性也是必然的，這點也是交大學生可以多多學習的。


## 建議

1. 多與國際團隊合作，開拓研究員的眼界，增加其研究題目的廣度，使之研究主題有全面性、前瞻性，進而有實質的研究成果，並藉由其研究成果，提升交通大學之國際知名度。

2. 提高課程的新穎度及深度，目前開設的課程與國外相比，課程內容的新穎度、多樣性可以多加強，另外則是加強基礎科學的深度，許多國外熱門的課程、研究主題皆是建立在強大的基礎科學上，建議加強基礎科學的深度，以銜接上國際的軌道。

#### 四、附錄


史丹佛大學與王永雄教授實驗室相關照片



圖六 訪問者朱家慶(右)與王永雄教授(左)報告後合照



圖七 克拉克中心



圖八 實驗室內部照片