

# 出國報告（出國類別：參加國際會議）

國際電機工程師協會亞洲區固態電子電路會議

服務機關：國立中正大學

姓名職稱：鍾菁哲 副教授

派赴國家：日本

出國期間：2012/11/11 – 2012/11/17

報告日期：2013/06/11 (第貳次修正)

                  2013/03/15 (第壹次修正)

                  2012/12/13 (初版)

## **摘要:**

本報告簡述本次前往日本神戶參加國際電機工程師協會亞洲區固態電子電路會議(IEEE Asian Solid-State Circuits Conference, A-SSCC 2012)的過程與議程內容分享，國際電機工程師協會亞洲區固態電子電路會議(A-SSCC)為亞洲區重要固態電子電路會議，號稱為亞洲區的國際電機工程師協會固態電子電路會議(International Solid-State Circuits Conference, ISSCC)。其重要性與另一重要會議，超大型積體電路技術會議(Symposia on VLSI Technology and Circuits)及歐洲固態電子電路會議(European Solid-State Circuits Conference, ESSCIRC)相當，每年都有不少重要的論文於本會議發表，並且會議論文大多是有實際的晶片量測結果。本次會議主軸為：「整合的電路導向更聰明的社群」(Integrated Circuits toward Smarter Society)，由積體電路發展提升生活的品質。本報告將會簡述主要演講(Plenary Talk)的兩位演講者的報告內容，並加上個人心得及建議事項。並針對個人專精研究領域的一篇全數位鎖相迴路報告論文，報告其內容，進行討論與心得分享。

## 目次

|            |   |
|------------|---|
| 目的 .....   | 1 |
| 過程 .....   | 1 |
| 心得及建議..... | 6 |
| 圖表 .....   | 8 |

## **一、 目的:**

### **(一). 原訂計畫目標 :**

本次出國使用的經費為中正大學資工系之國科會提成管理費支付，不是使用國科會計畫補助的出國差旅費用，因此本次出國參加會議的行程，並沒有對應執行的國科會計畫。所以本人自訂的出國計畫目標，就是去參加此重要國際會議，並吸收電子電路設計相關新知，尤其是針對車用電子和三維記憶體積體電路設計(3D-IC Memory Chip Design)的相關知識。

### **(二). 主題 :**

前往日本神戶參加國際電機工程師協會亞洲區固態電子電路會議(IEEE Asian Solid-State Circuits Conference, A-SSCC 2012)。本人參加此會議，沒有需要進行論文口頭報告，也沒有需要張貼海報或者是擔任議程主持人，為單純會議參加者的角色。

### **(三). 緣起 :**

本次出國使用的經費為依照「國立中正大學資訊工程學系專任教師研究獎勵辦法」，由中正大學資工系之國科會提成管理費支付的專任教師獎勵金，僅限於補助出國參加國際研討會之用。此獎勵補助有兩年的使用期限，可以讓專任教師有額外的經費出國參加會議。因為目前國科會計畫核銷出國差旅費，僅限用於論文發表或擔任會議之議程主持人使用，因此本項獎勵金可讓獲補助教師自由選擇有興趣的國際會議，不需要投稿論文，直接報名參加即可，因此比使用國科會出國差旅經費有更大的彈性。

### **(四). 預期效益或欲達成事項 :**

本次出國目的為前往日本神戶參加國際電機工程師協會亞洲區固態電子電路會議(A-SSCC 2012)，預計將可獲得最新電子電路相關技術的知識，尤其是針對車用電子和三維記憶體積體電路設計(3D-IC Memory Chip Design)的相關知識。

## **二、 過程:**

### **(一). 會議議程 :**

本次參加的國際電機工程師協會亞洲區固態電子電路會議(A-SSCC 2012)，會議地點為神戶國際會議中心，會議場地的照片與會議活動之相關照片可以參考圖一。本會議共規劃有三天會議行程，第一天為短期課程(Tutorial)，包含了從晶片系統(System-on-a-Chip, SoC)的電源功率消耗降低技術與管理技術的介紹，到聰明感測器(Smart Sensor)使用標準互補式金氧半電晶體(Complementary Metal Oxide Semiconductor, CMOS)製程設計，以及高效能

非揮發性記憶體(High Performance Non-Volatile Memory)設計，以及使用標準互補式金氧半電晶體(Complementary Metal Oxide Semiconductor, CMOS)製程設計無線網路系統晶片(System-on-a-Chip, SoC)的相關課程。開授講師均來自國際知名大廠，如英代爾(Intel)、高通創銳訊(Qualcomm Atheros)。記憶體設計課程則是找來韓國記憶體大廠海力士(Hynix)授課。不過因為報名短期課程(Tutorial)需要另外付費，本人所獲得之補助獎勵無法負擔，因此本人沒有參加短期課程(Tutorial)。

第二天開始為本次國際電機工程師協會亞洲區固態電子電路會議(A-SSCC 2012)的主要議程，早上共有兩場主要演講(Plenary Talk)，分別請到慶應義塾大學(Keio University)的川昭一佐佐木教授(Prof. Shoichi Sasaki)來介紹車用電子與半導體技術發展，和韓國記憶體大廠海力士(Hynix)的資深副總(Vice President)及研發部門主管(Head of R&D Division) 閻縮恩珠博士(Dr. Sungjoo Hong)來介紹對半導體記憶體發展的一些介紹。早上並有另外兩場業界人士演講(Industry Program)，談領先性系統晶片(Leading Edge SoCs)與記憶體設計和能源有效利用電路(Energy Efficient Circuits)用於緊急應用(Emerging Applications)。下午開始則是進行一般會議論文報告(Session)和電源管理技術相關的座談會(Panel Discussion)。

第三天上午仍安排兩場主要演講(Plenary Talk)，分別請到臺灣大學陳明豐教授來介紹使用積體電路應用於無所不在(Ubiquitous)病人醫療觀察環境和英代爾(Intel)公司的德拉謝卡爾博士(Dr. Shekhar Borker)來介紹無所不在運算(Ubiquitous Computing)的設計挑戰。之後下午也是進行一般會議論文報告(Session)

## (二). 議場主題：

本次會議主軸為：「整合電路導向更聰明的社群」(Integrated Circuits toward Smarter Society)，由積體電路發展提升生活的品質。本次會議主要收錄以下相關領域的論文：類比與系統(Analog Circuits and Systems)、資料轉換電路(Data Converters)、數位電路與系統(Digital Circuits and Systems)、晶片系統與訊號處理系統(SoC and Signal Processing Systems)、高頻電路(RF)、有線傳輸與混合式訊號電路(Wireline and Mixed-Signal Circuits)、緊急技術與應用(Emerging Technologies and Applications)和記憶體(Memory)。

## (三). 與會參與各項研討或聽取報告議題之內容重點摘述、見聞或新知：

本次會議舉辦地點為市民廣場站附近的神戶國際會議中心(Kobe International Conference Center)。收錄之會議論文均有實際的晶片量測結果，以今年為例，共有貳佰參拾參篇投稿論文，其中貳佰貳拾篇論文有實際晶片

量測。雖然國際電機工程師協會亞洲區固態電子電路會議(A-SSCC)號稱為亞洲區的國際電機工程師協會固態電子電路會議(ISSCC)，不過會議參與人數似乎比起像國際電機工程師協會國際電路與系統會議(International Symposium on Circuits and Systems, ISCAS)的參加人數少了許多。根據與其他教授討論的結果，應該是同領域的會議目前越來越多，因此不論是投稿篇數和會議參加人數都不如以往。不過本會議仍相當重視晶片量測結果，因此根據與擔任技術評審委員會成員(TPC Member)教授討論的結果，無法僅用電路模擬結果投上此會議，因此本會議的論文仍有相當可看性。然而因為目前跨領域研究盛行，因此也有一些傳統不接受模擬結果的重要會議，如超大型積體電路技術會議(Symposia on VLSI Technology and Circuits)，也開始會接受一些經由可編程邏輯閘陣列(Field Programmable Array, FPGA)驗證的跨領域先導研究成果，不過本會議的技術評審委員會目前仍無此共識，因此沒有晶片實作結果的研究論文，就不可能被本會議接受。

第二天開始的主要演講(Plenary Talk)，一開始請到慶應義塾大學(Keio University)的川昭一佐佐木教授(Prof. Shoichi Sasaki)來介紹其對半導體技術發展的一些期望，特別針對電力動力車(Electric Vehicles, EVs)與油電混合動力車(Hybrid Vehicles, HVs)的發展，提出一些規劃和趨勢的探討。圖二(a)為目前車輛販售的趨勢，可以看到在北美、歐洲與日本市場大多飽和，沒有明顯的車輛新增的趨勢，然而在其他的發展中國家，隨著交通基礎建設的完備，車輛販售數量則是仍有大幅成長，因此帶動整個汽車產業繼續成長。然而圖二(b)中顯示了對石油供需趨勢的預測，目前石油仍為主要燃料，但是在西元貳零貳零年後，石油燃料供需無法繼續成長，因此為了提供車輛動力，目前極需開發新的動力來源。

為此日本政府未雨綢繆，進行對未來車輛動力的規劃計畫，如圖三(a)所示，預計到西元貳零參零年為止，淘汰傳統石油動力車，將傳統動力車輛比率降低為三十百分比至五十百分比左右，並大幅提升油電混合車輛所占的比率。然而油電混合車的開發，需要克服相當多的功率電晶體(Power Electronics)的問題，包括電池、引擎、控制板與冷卻單元的設計，都需要改良。圖三(b)為豐田汽車普銳斯(Toyota Prius)第二代引擎和第三代引擎比較表，除了提升最高可工作電壓外，新的冷卻單元的開發也提升了冷卻效能。然而目前電力動力車開發仍面臨使用距離不足、充電時間成本太高、大眾充電基礎建設不足與電池壽命太短等幾項主要的挑戰。

為了提升功率電晶體(Power Transistors)的可靠度，目前的方向是將電池組(Battery Cells)一分為多，等於用多組電池組(Battery Cells)並聯與串聯的方

式，降低對每個電池組(Battery Cell)的可靠度要求。同樣地，針對馬達驅動電流的部分，也使用並聯電路的概念，降低每條導線上的電流，等同使用許多小電流並聯後控制馬達總電流，讓功率電晶體(Power Transistors)不用做太大顆，這樣可靠度可以大幅提升。

雖然車輛設計的問題可以靠電路設計技術提升來改良，然而充電場所和充電時間仍然是電力動力車輛的實用性最大瓶頸處。為此日本新能源工業技術開發組織(New Energy and Industrial Technology Development Organization, NEDO)提出兩項重要技術，包括車輛無線充電技術和無線充電道路基礎建設規劃。無線充電技術主要是依靠線圈感應，在車輛經過，或者是停於其上的時候，對電池進行充電，如圖四(a)所示。如果此項技術可以廣泛建設，如圖四(b)所示，那就可以在車輛行進間和停紅綠燈的時候，對車輛充電，那麼電力動力車就不需要攜帶太大顆的電池，也可以解決電池設計相關的所有問題。當然目前此項技術還有需多需要考量的地方，包括電磁輻射對人體的影響和實際充電效率是否可達到實用性，不過仍為值得投入發展的研究。為了讓更多廠商能夠投入開發相關技術與產品，目前將無線充電技術標準化也是極需解決的問題，有共同的標準，才能夠整合上下游產業，建置出完善的無線車輛充電環境。

第二天開始的主要演講(Plenary Talk)，接著請到韓國記憶體大廠海力士(Hynix)的資深副總(Vice President)及研發部門主管(Head of R&D Division) 閻錕嗯珠博士(Dr. Sungjoo Hong)來介紹目前半導體記憶體發展技術。隨著製程縮小(Process Scaling)及製造技術的發展，目前記憶體的速度、功率消耗和電路密度都有大幅改善。不過製程縮小(Process Scaling)也是會碰到瓶頸的，如圖五所示。包括如何使用高介電材質(High-K)繼續縮小電晶體架構，與改善電子與電洞移動率(Mobility)和如何降低源級與集級的電阻(S/D Resistance)和增大電容數值。

然而由於增加摻雜雜質濃度(High Doping)會造成通道的變異(Channel Variation)增大。因此目前改採三維立體積體電路(3D IC)設計技術，透過穿透矽基板之通過孔洞(Through Silicon Via, TSV)整合多片記憶體晶片(Memory Die)，可以有效增加電路密度並降低系統原需依靠印刷電路板整合所消耗的額外寄生元件功率消耗。因此可以提升記憶體通道(I/O)頻寬，這對目前系統而言非常重要。圖六中顯示了，由於使用此項技術用於大容量記憶體的設計，因此比起傳統使用二維平面化(2D)方式設計的記憶體，可有多達七十分比的功率消耗減少。而這部分的減少最主要來自於由於繞線長度的減少和時脈樹緩衝器(Clock Tree Buffer)的減少所連帶影響到的降低寄生電容消耗改

善所致。

因此目前許多大廠如三星(Samsung)和海力士(Hynix)的大容量記憶體都跟蓋大樓一樣，堆疊許多層記憶體晶片(Memory Die)來組成單片三十二千兆位元第三代雙倍資料率雙列直插式記憶體模組(32GB DDR3 DIMM)。目前為了提升記憶體的頻寬，也有如相變隨機存取記憶體(Phase Change Random Access Memory, PCRAM) 和可變電阻式記憶體(Resistive Random Access, ReRAM)的開發，相變隨機存取記憶體(PCRAM)可以提供每秒伍佰兆位元組(500MB/s)的讀取速度和每秒壹佰陸拾兆位元組(160MB/s)的寫入速度，比起目前的快閃記憶體(Flash Memory)快很多，因此預期可以取代快閃記憶體(Flash Memory)。可變電阻式記憶體(ReRAM)則是可以提供超過每秒百兆位元組(> 100MB/s)的讀寫速度，雖然較慢但是電路密度高，可以用於超過陸拾肆千兆位元(> 64Gbit)的記憶體模組開發。相變隨機存取記憶體(PCRAM)雖然速度快，但是只能做到約拾陸千兆位元(16Gbit)的記憶體模組大小。

因此未來系統的記憶體架構(Memory Hierarchy)，最上層仍是靜態隨機存取記憶體(Static Random Access Memory, SRAM)的天下，但是剩下的中等速度就是相變隨機存取記憶體(PCRAM)的市場，下層的大量記憶體儲存的部分則是可變電阻式記憶體(ReRAM)的天下，如圖七所示。因此目前的反及閘架構快閃記憶體(NAND-based Flash Memory)市場和傳統硬碟(HDD)的市場將會被可變電阻式記憶體(ReRAM)取代。未來的記憶體發展還是會以三維立體積體電路(3D IC)封裝整合雙列直插式記憶體模組(DIMM)技術為主。

以下報告本人專精領域，全數位鎖相迴路(ADPLL)設計相關的一篇本會議報告論文的聽講心得分享。本篇論文由日本半導體技術學術研究中心(Semiconductor Technology Academic Research Center, STARC)的泰幸拓先生(Yasuyuki Hiraku)所發表，論文題目為「一個使用肆零納米標準互補式金氧半電晶體製程製作之零點伍伏特，十兆赫茲至佰兆赫茲，零點肆七微瓦每兆赫茲，電源可調整全數位鎖相迴路」(A 0.5V 10MHz-to-100MHz 0.47uW/MHz Power Scalable AD-PLL in 40nm CMOS)。

此全數位鎖相迴路(ADPLL)著眼的應用點在生醫應用(Biomedical)和感測網路(Sensor Network)等超低功率消耗(Ultra-low power)應用，因此較強調低功率的電路設計。圖八為本篇全數位鎖相迴路(ADPLL)的架構圖。本篇全數位鎖相迴路(ADPLL)架構基本上跟一般全數位鎖相迴路(ADPLL)沒有什麼太大的差異。仍是由時間對數位轉換器(Time-to-Digital Converter, TDC)量化參考時脈與數位控制振盪器(Digital Controlled Oscillator, DCO)間的相差，然後經由控制器和濾波器調整數位控制振盪器(DCO)的控制碼，最後消除相差和頻率

差，完成鎖定，產生所需之高速時脈。

本篇主要的低功率策略有：1. 將數位控制振盪器(DCO)架構設計成八個多相位時脈輸出，然後直接使用此八個多相位時脈，當作時間對數位轉換器(TDC)取樣並量化相差，如圖九所示。所以可以節省一般全數位鎖相迴路(ADPLL)裡面的時間對數位轉換器(TDC)電路的面積與功率消耗成本。不過也因此造成時間對數位轉換器(TDC)的解析度不足，因此會造成輸出時脈持續抖動，輸出難以維持穩定，最後的輸出時脈抖動效能(Jitter Performance)不會太好。2. 本篇全數位鎖相迴路(ADPLL)架構中，降低數位控制振盪器(DCO)輸出的輸出電壓範圍(Voltage Swing)，變成零點五伏特(0.5V)，來降低數位控制振盪器(DCO)的功率消耗，因此需要透過電壓準位轉換電路(Level Shifter Circuit)轉換信號回標準電壓壹點零伏特(1.0V)後，再與其他電路模組銜接。

圖十(a)顯示了此全數位鎖相迴路(ADPLL)的週期抖動情形，如前述討論，因為時間對數位轉換器(TDC)的解析度不足，此全數位鎖相迴路(ADPLL)輸出的週期一定難以維持穩定，因此圖十(a)也顯示了輸出一直上下跳動。另外圖十(b)也顯示了相鄰週期間抖動的情形，也是有將近輸出週期三個百分比的抖動(Jitter)。所以雖然此全數位鎖相迴路(ADPLL)有較低的功率消耗，但是輸出的時脈抖動嚴重，可應用的範圍應該是非常有限。

### 三、心得及建議：

#### (一).個人與會心得：

本次會議中，從本人參與的一般論文報告議程中可以觀察到，其實本會議的水準還是沒有達到如超大型積體電路技術會議(Symposia on VLSI Technology and Circuits)的水準。但是因為要求有晶片實作結果，還是能對投稿論文進行一定程度的篩選效果。另外本次會議中，針對車用電子發展和高密度記憶體設計的相關技術，都是相當重要並可借鏡參考。

另外值得注意的是，本次會議一開始的主講者慶應義塾大學(Keio University)的川昭一佐佐木教授(Prof. Shoichi Sasaki)的英文實在是非常難懂，由此可見得學術成就卓越的學者倒也不一定要英文很好，日本這次會議的主講者的英文就不用很好。只要你有技術，大家還是得要乖乖坐在下面聽你演講。這次參加會議，從接待者到主辦者演講，只要是日本人英文都不大流利，看來日本人並不是很重視英文，反之臺灣似乎是過度重視英文了。尤其是過度強調科學引用索引(Science Citation Index, SCI)收錄的期刊，也導致對科技英文的重視。

#### (二).與出國主題相關之具體建議事項：

本人參與本次會議後，對於臺灣科研發展，有以下具體建議：首先，目前日本政府積極推動的油電混合車相關技術，在臺灣付之闕如。目前政府最近的政策仍然投下大筆金額在生物科技。事實上以臺灣的研發能量，應該可以積極參與無線充電技術標準化會議，將重要專利與技術打入重要產業中，才可以在有高產值的產業上，創造臺灣積體電路設計業的另一片天。另外油電混合車技術，可以降低石油的消耗量，並減少空氣污染。並且將污染集中至發電設備上，應為政府需要大力推動的方向。另外包括車輛無線充電技術和無線充電道路基礎建設規劃，也可以創造更多上下游產業，當技術成熟時，更是對外賺錢的金雞母。因此應該也要列為政府積極推動的方向。

至於動態記憶體產業的部分，由這次的會議主講者的報告可以看出臺灣廠商的技術其實已經落後一截，但是這部分的產業幾乎已經等於被韓國廠商打死，臺灣不應該再繼續投入記憶體產業上。應該改成投資高階中央運算單元(Central Processing Unit, CPU)，強調低功耗，並且可以應用在智慧型手機或者平版電腦上，方可繼續創造臺灣積體電路產業的價值。




(a)




(b)

圖一：(a) 主要演講開場前會議場地照片 (b) 會議舉辦地點照片




(a)





(b)

圖二：(a) 車輛販售趨勢 (b) 石油供需趨勢


|                              | Year 2020 | Year 2030 |
|------------------------------|-----------|-----------|
| Conventional Vehicle         | 50~80%    | 30~50%    |
| Next Generation Vehicle      | 20~50%    | 50~70%    |
| <b>Hybrid Vehicle</b>        | 20~30%    | 30~40%    |
| <b>Electric Vehicle</b>      | 15~20%    | 20~30%    |
| <b>Plugin Hybrid Vehicle</b> |           |           |
| Fuel cell Vehicle            | ~ 1 %     | ~ 3 %     |
| Clean Diesel Engine          | ~ 5 %     | 5~10%     |




圖三：(a) 日本政府對車輛動力來源的規劃 (b) 豐田汽車普銳斯(Prius)引擎開發




圖四：(a) 車輛無線充電系統 (b) 道路無線充電系統




圖五：製程縮小所面臨的挑戰




圖六：穿透矽基板之通過孔洞(TSV)對整體記憶體設計技術發展的影響




圖七：未來的記憶體架構願景圖



圖八：全數位鎖相迴路架構圖



圖九：時間對數位轉換器架構



圖十：全數位鎖相迴路量測結果 (a) 輸出週期抖動趨勢 (b) 週期間抖動量測